'04年06月10日(木) 17時41分 宛先:米 OLIFF Searoning FAU

좗:

P. 23

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-129359

(43)Date of publication of application: 21.05.1996

(51)Int.CL

6096 3/30 H05B 33/08

(21)Application number: 06-267243

(71)Applicant: TDK CORP

SEMICONDUCTOR ENERGY LAB

CO LTD

(22)Date of filing:

31,10,1994

(72)Inventor: TAKAYAMA ICHIRO


ARAI MICHIO

(54) ELECTROLUMINESCENCE DISPLAY DEVICE

(57)Abstract

PURPOSE: To make it hardly influenced by the noise of a selection switch, etc., by selecting the combination of ON/OFF of plural drive TFTs in one pixel and performing gradation display by controlling a current flowing through ea an EL element.

CONSTITUTION: When transisters M4-M6 are selected by means of a selection signal ym from a Y-exis shift register, an X-axis register outputs a shift signal in the order of selection signals Xn1-Xn3. The driving voltage of an image data signal -VL having digital H or L is held synchronized with the shifts of the selection signals Xn1-Xn3, drive TFTs M1-M3 having L are turned on and an EL power source 1 is supplied to an EL element ELnm through the drive TFT. When all drive TFTs M1-M3 are turned on, the EL element ELnm emits light with the maximum luminance and the gradation display is performed by selecting the drive TFTs M1-M3.



LEGAL STATUS

[Date of request for examination]

12.09.2001

Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3467334

[Date of registration]

29.08.2003

[Number of appeal against examiner's decision

of rejection]

Date of requesting appeal against examiner's

Received at: 4:41AM, 6/10/2004

'04年06月10日(木) 17時41分 宛先:米 OLIFF

Searching PAJ

雅:

R:202 P.24

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

R:202

CLAIMS

[Claim(s)]

equipment characterized by performing a gradation display by preparing electroluminescence devices and two or more drive TFT which drives these electroluminescence devices for every pixel, and choosing two or more aforementioned drive TFT:

[Claim 2] Two or more aforementioned drive TFT is electroluminescent-display equipment according to claim 1 characterized by for mutual conductances differing, respectively and being constituted.

[Claim 3] Electroluminescent display equipment according to claim 1 or 2 characterized by preparing a latch circuit in maintenance of the driver voltage of two or more aforementioned drive TFT.

DETAILED DESCRIPTION

Detailed Description of the Invention [0001]

[Industrial Application] this invention relates to EL display which drives an electroluminescence (henceforth EL) element using TFT (henceforth TFT). [0002]

Description of the Prior Artl <u>Drawing 4</u> · <u>drawing 6</u> are drawings having shown the conventional example. Hereafter, the

conventional example is explained based on a drawing.

[0003] Drawing 4 (a) is a panel block diagram, and the display screen 11, the shift register 12 of the X-axis, and the shift register 13 of a Y-axis are formed in the display (display) panel 10. [0004] EL power supply is supplied to the display screen 11, and supply of a shift register power supply and the input of an X-axis synchronizing signal are performed to the shift register 12 of the X-axis. Furthermore, supply of a shift register power supply and the input of a Y-axis synchronizing signal are performed to the shift register 13 of a Y-axis. Moreover, the output of an image data signal is prepared in the output section of the shift register 12 of the X-axis.

[0005] Drawing 4 (b) is expansion explanatory drawing of the A section of drawing 4 (a), to 1 pixel (the rectangular head of a dotted line shows) of the display screen 11, two pieces and a capacitor consist of one piece, and the EL element consists of one piece for the transistor. [0006] When this 1-pixel luminescence operation has the output of a selection signal y1 with the shift register 13 of a Y-axis and there is an output of a selection signal x1 with the shift register 12 of the X-axis, a transistor Ty11 and a transistor Tx1 are turned on. [0007] For this reason, image data signal-VL is inputted into the gate of the

drive transistor M11. Thereby, the current according to this gate voltage flows between the drain of the drive transistor M11, and the source from EL power supply, and EL-element EL11 emits light.

[0008] To the following timing, although the shift register 12 of the X-axis will make the output of a selection signal x1 off and selection-signal x2 will be outputted, the aforementioned luminescence of EL-element EL11 will be maintained until this pixel is chosen next, since the gate voltage of the drive transistor M11 is held by the capacitor c11.

[0009] Drawing 5 is explanatory drawing of the X-axis shift register of the conventional example. In drawing 5.

NAND circuits 21 and 22 are waveform shaping circuits, and start pulse-SP of clock-CL of an opposite phase and a low ("L") is inputted. Moreover, clocked inverters 26-32 and inverters 33-37 are shift registers. Furthermore, inverters 38-43 and NAND circuits 23-25 are logical circuits which output selection signals x1-x3.

[0010] As for Clock CL and opposite phase clock-CL, another side is set to a low ("L") when one side is a high level ("H"). In a clocked inverter, a clock CL input will be in a high impedance state, when a clock CL input will be in an active state when an opposite phase clock-CL input is "H", and it operates as an

inverter by "L" and an opposite phase clock-CL input is "L" in "H" conversely. [0011] For example, as for the clocked inverter 26 and the clocked inverter 29, the clock CL input and opposite phase clocked-into-CL are connected conversely. For this reason, when a clocked inverter 26 is an active state, a clocked inverter 29 will be in a high impedance state. [0012] <u>Drawing 6</u> is wave explanatory drawing of the conventional example, and explains operation of the shift register of the X-axis of drawing 5 hereafter based on the wave of each point of drawing 6. (1) The potential of A points which is the output of a waveform shaping circuit is "H" when there is no start pulse-SP ("L"). A points will be set to "L" if start pulse-SP of "L" is inputted at this time (refer to drawing 6 and A).

[0013] (2) Since a clocked inverter 29 will be in an active state when it is set to "H" and a clocked inverter 26 will next be in a high impedance state, since a clocked inverter 26 will be in an active state when, as for the B point, A points are set to "L", "H" of the aforementioned B point is held only for the active period of a clocked inverter 29 (refer to drawing 6 and B).

[0014] (3) C points become a B point and the wave of an opposite phase by the inverter 33 (refer to drawing 6 and C).

(4) D points become half-clock cycle delay ****** from the B point by the holding circuit by the clocked inverter 29, the

R:202

clocked inverter 27 which will be in an active state simultaneously, and an inverter 34 and a clocked inverter 30. [0015] (5) E points become D points and the wave of an opposite phase by the inverter 34, and become half-clock cycle delay ****** from the wave of C points (refer to drawing 6 and E).

(6) F points become half-clock cycle delay
****** from D points by the holding
circuit by the clocked inverter 30, the
clocked inverter 28 which will be in an
active state simultaneously, and an
inverter 35 and a clocked inverter 31.
[0016] (7) G points become F points and
the wave of an opposite phase by the
inverter 35, and become half-clock cycle
delay ******* from the wave of E points
(refer to drawing 6 and G).

(8) H points become the reversal signal of C points by the inverter 38 (refer to drawing 6 and H). I points become the reversal signal of E points by the inverter 39 (refer to drawing 6 and I). Moreover, J point serves as a reversal signal of G points by the inverter 40 (refer to drawing 6 and J).

[0017] (9) K points are the outputs of NAND circuit-23, and the signal of H points and E points is inputted into two inputs of NAND circuit 23. L points are the outputs of NAND circuit 24, and the signal of I points and G points is inputted into two inputs of NAND circuit 24.

Moreover, M points are the outputs of NAND circuit 25, and the signal from J

point and an inverter (not shown) is inputted into two inputs of NAND circuit 25.

[0018] (10) A selection signal x1 turns into a reversal signal of K points by the inverter 41 (drawing 6, x1 reference), and this selection signal x1 is inputted into the gate of the field-effect transistor Tx1 of an N channel. For this reason, if a selection signal x1 is set to "H", a transistor Tx1 will be turned on and between the drain and the source will flow.

[0019] (11) Selection-signal x2 serves as a reversal signal of L points by the inverter 42 (refer to drawing 6 and x2), and this selection-signal x2 is inputted into the gate of the field-effect transistor Tx2 of an N channel. For this reason, if selection-signal x2 is set to "H", a transistor Tx2 will be turned on. [0020] (12) A selection signal x3 turns into a reversal signal of M points by the inverter 43 (<u>drawing 6</u>, x3 reference), and this selection signal x3 is inputted into the gate of the field effect transistor Tx3 of an N channel. For this reason, if a selection signal x3 is set to "H", a transistor Tx3 will be turned on. [0021] Thus, the signal considered as the half-clock cycle shift at a selection signal x1, x2, x3, ..., order is acquired. [0022]

[Problem(a) to be Solved by the Invention] The following technical problems occurred in the above

R: 202

conventional things. Since it was transmitted with an analog signal and accumulated at capacity (capacitors C11, C21, C12, and C22), the driver voltage (image data signal-VL) of drives TFTM11, M21, M12, and M22 was influenced of the noise of the transistors Tx1, Tx2, Ty11, Ty21, and Ty12 which are selecting switches, and Ty22 grade, and when high resolution and high gradation were aimed at, it had a limitation. [0023] Moreover, in order to accumulate the driver voltage of Drive TFT in the capacity prepared near the transistor, when the signal was lost by the OFF state current of a selecting switch and the gate of Drive TFT, and the leakage current with time and high resolution and high gradation were aimed at by them, it had a limitation. [0024] this invention forms two or more drives TFT into 1 pixel, makes this turn on and turn off with a digital signal, performs the gradation display of an EL element with the combination of the ON and the off-drive TFT, and aims at making it not influenced of the OFF state current, the gate, a leakage current, etc. by making influence of noises, such as a selecting switch, hard to be influenced, and the latch circuit. [0025]

[Means for Solving the Problem] this invention was constituted as follows, in order to solve the above mentioned technical problem. Drawing 1 is

explanatory drawing of the 1st example of this invention, and abowe the drive circuit of EL-element ELnm in 1 pixel. Two or more drive TFT M1, M2, and M3 by which drawing 1 was connected to the EL power supply 1 and the EL power supply 1 (TFT), these -- be alike drive TFTM1·M3 -- with EL-element ELmm to drive The transistors M4-M8 which are the selecting switches which give image data signal-VL of "H" or "L" to the gate of drives TFTM1-M3, It has the capacitors C1-C3 which accumulate the selection signal ym which chooses the transistors M4-M6 of a selecting switch, the selection signals Xn1-Xn3 which choose transistors M7-M9, and the gate voltage which drives drives TFTM1-M3. [0026] Moreover, it differs, respectively and the mutual conductance (gm) of drives TFTM1, M2, and M3 is constituted. Furthermore, as shown in explanatory drawing of the 2nd example of drawing 3, the latch circuit of a clocked inverter and an inverter is prepared in maintenance of the driver voltage of Drive TFT. [0027]

Function The operation of this invention based on the above-mentioned composition is explained. In drawing 1, when transistors M4-M6 are chosen by the selection signal ym from the shift register of a Y-axis, the shift register of the X-axis outputs a shift (scan) signal in order of Xn2 and Xn3 from a selection signal Xn1. And synchronizing with the

R:202

shift of these selection signals Xn1-Xn3, image data signal-VL of digital "H" or "L" is supplied.

[0028] By this, the driver voltage of image data signal-VL of "H" or "L" is held at capacitors C1-C3, the drive TFT used as "L" is turned on, and the EL power supply 1 is supplied to EL-element ELmm through the drive TFT. When all the drives TFTM1-M3 are ON, EL-element ELnm emits light by the maximum brightness.

[0029] Moreover, it is the ratio of the mutual conductance of drives TFTM1, M2, and M3 20, 21, and 22 By carrying out, eight gradation can be displayed by selection of drives TFTM1-M3. [0030] Furthermore, in drawing 3, the OFF state current of a selecting switch, the gate of drives TFTM1-M3, and influence of a leakage current can be influenced and carried out by preparing a latch circuit in maintenance of the driver voltage of drives TFTM1-M3. [0031] Thus, ON of two or more drives TFTM1-M3 and the combination of OFF performing a gradation display, and being influenced of noises, such as a selecting switch, since the driver voltage of this

[0032]

[Example]

OFF decreases.

[Explanation of the 1st example]

<u>Drawing 1</u> and <u>drawing 2</u> are explanatory

drawings of the 1st example. <u>Drawing 1</u>

drive TFT is the digital signal of ON and

shows the drive circuit of EL-element ELnm equivalent to 1 pixel of the conventional example of drawing 4. In drawing 1, organic EL-element ELnm driven by the drives TFTM1, M2, and M3 of three P channels connected to the EL power supply 1 and these drives TFTM1-M3 is prepared. [0033] Moreover, the field-effect transistors (TFT) M4-M5 of the N channel which is a selecting switch, and M7-M8 are chosen as the gate of these drives TFTM1-M3 by selection signals ym, Xnl-Xn3, and digital image data signal-VL of "H" or "L" is supplied to it. And this image data signal-VL is held by capacitors C1, C2, and C3. [0034] Furthermore, the ratio of the mutual conductance of these drives TFTM1, M2, and M3 is 20, 21, and 22, respectively. The length or width of face of the gate (channel) is changed so that it may become. Thereby, if the ON state current of drive TFTM1 is set to 1, the ON state current of 2 and drive TFTM3 will be set to 4 by the ON state current of drive TFTM2. [0035] Drawing 2 is wave explanatory drawing in the 1st example. Hereafter, operation of the circuit of drawing 1 is explained based on <u>drawing 2</u> . the shift register of the X-axis -- the 3 times as many selection signals (shift pulse) Xn1, Xn2, and Xn8 as Clock CL ... is generated (drawing 2, Xn1 and Xn2, Xn3 reference)

moreover, image data signal-VL · shift

pulses Xn1, Xn2, and Xn3 -- the digital signal of "H" which synchronized with ..., or "L" is outputted (refer to drawing 2 and -VL) In addition, x1 and X2 of drawing 2 show the selection signal of the X-axis shift register of the conventional example.

[0036] (1) Now, when the selection signal ym of the shift register of the Y-axis is "H", if a selection signal Xn1 is set to "H", a transistor M4 and a transistor M7 will be turned on first. For this reason, "L" of image data signal-VL at this time is given to the gate of drive TFTM1, and this drive TFTM1 is turned on. The gate voltage of this "L" is held by the capacitor C1.

[0037] (2) Next, if a selection signal Xn2 is set to "H", a transistor M5 and a transistor M8 will be turned on. For this reason, "L" of image data signal VL at this time is given to the gate of drive TFTM2, and drive TFTM2 is turned off. The gate voltage of this "H" is held by the capacitor C2.

[0038] (3) Next, if a selection signal Xn3 is set to "H", a transistor M6 and a transistor M9 will be turned on. For this reason, "L" of image data signal-VL at this time is given to the gate of drive TFTM3, and drive TFTM3 is turned on. The gate voltage of this "L" is held by the capacitor C3.

[0039] In the case of image data signal-VL of the example of this <u>drawing</u> 2, drives TFTM1 and M3 are turned on, and drive TFTM2 is turned off. By this, to EL-element ELnm, 5 times [when setting the current of drive TFTM1 to 1] as many current as this will flow from the EL power supply 1.

[0040] Thus, the current which flows to an EL element can be controlled by combination which three drives TFT from which gm differs are formed [combination] into 1 pixel, and makes this turn on and turn off, and 8 gradation displays can be performed.

[0041] [Explanation of the 2nd example]

Drawing 3 is explanatory drawing of the

2nd example. Drawing 3 shows the drive
circuit of EL-element ELnm equivalent to
1 pixel. The example of drawing 3
prepares the latch circuit of clocked
inverters 2-4 and inverters 5-7 in holding
the driver voltage of TFTM1-M3 by drive
instead of the capacitors C1-C3 of
drawing 1. In this case, since inverters
5-7 were formed, with drawing 1, the
reversed digital image data signal VL will
be supplied.

[0042] Moreover, the reversal signal of selection signals Xn1-Xn3 is given, respectively as reference (reference) voltage refn1-refn3 of clocked inverters 2-4. For this reason, the clocked inverters 2-4 which correspond, respectively when transistors M7-M9 are ON will be in a high impedance state, and when transistors M7-M9 are OFF, the clocked inverters 2-4 which correspond, respectively will be in the active state

which operates as an inverter. [0043] The other drives TFTM1-M3, the transistor M4 which is a selecting switch - M9 grade are the same as <u>drawing 1</u> . Operation of the circuit of drawing 3 is explained.

[0044] (1) Now, when the selection signal ym of the shift register of the Y-axis is "H", if a selection signal Xn1 is set to "H", a transistor M4 and a transistor M7 will be turned on first. For this reason, the digital image data signal VL at this time is given to the gate of drive TFTM1 through an inverter 5. The gate voltage at this time is held by the latch circuit of a clocked inverter 2 and an inverter 5 when a transistor M7 is turned off. [0045] (2) Next, if a selection signal Xn2 is set to "H", a transistor M5 and a transistor M8 will be turned on. For this reason, the digital image data VL at this time are given to the gate of drive TFTM2 through an inverter 6. The gate voltage at this time is held by the latch circuit of a clocked inverter 3 and an inverter 6 when a transistor M8 is turned off. [0046] (3) Next, if a selection signal Xn3 is set to "H", a transistor M6 and a transistor M9 will be turned on. For this reason, the digital image data VL at this time are given to the gate of drive TFTM3 through an inverter 7. The gate voltage at this time is held by the latch circuit of a clocked inverter 4 and an inverter 7 when a transistor M9 is turned off. [0047] Thus, the current which flows to

an EL element is controlled by combination of the drives TFTM1-M3 from which gm in 1 pixel differs, and it can be influenced [neither the OFF state current of a selecting switch nor the gate of Drive TFT, and I of a leakage current by the latch circuit, and can carry out. [0048] In addition, although the aforementioned example explained the case where three drives TFT were formed into 1 pixel, it is also not only this but two pieces or four pieces or more. Moreover, other circuits, such as a flip-flop, can also be used as a latch circuit. Furthermore, the thing of a different channel can also be used for the transistor which is Drive TFT or a selecting switch.

[0049]

[Effect of the Invention] According to this invention, there are the following effects as mentioned above.

(1) By choosing ON of two or more drives TFT in 1 pixel, and the combination of OFF, control the current which flows to an EL element and the gradation display is performed, and since the driver voltage of this drive TFT is the digital signal of ON and OFF, it stops easily being influenced of noises, such as a selecting switch, according to invention according to claim 1.

[0050] (2) Since two or more drives TFT from which gm differs were formed into 1 pixel according to invention according to claim 2, the display of high gradation can be performed.

(3) According to invention according to claim 3, since the driving signal of Drive TFT was held by the latch circuit, influence of the OFF state current of a selecting switch, the gate of Drive TFT, a leakage current, etc. can be influenced and carried out.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]
[Drawing 1] It is explanatory drawing of the 1st example of this invention.

Drawing 2 It is wave explanatory drawing in the 1st example.

[Drawing 3] It is explanatory drawing of the 2nd example.

Drawing 4 It is explanatory drawing of the conventional example.

Drawing 5 It is explanatory drawing of the X-axis shift register of the conventional example.

[Drawing 6] It is wave explanatory drawing of the conventional example.

[Description of Notations]

1 EL Power Supply

C1-C3 Capacitor

ELnm EL element

M1-M3 Drive TFT

M4-M9 Transistor (selecting switch)

ym Selection signal

Xn1-Xn3 Selection signal

· VL Image Data Signal

(19)日本国特許庁 (JP) (12) **分**

(12) 公開特許公報(A)

(11)特許出版公開番号 特開平8-129359

(43)公寓日 平成8年(1996)5月21日

(51) lnt.Cl.

機則記号 广内整理委号 J 4287~5H PI

技能改示值所

R:202

G09G 3/30 H06B 33/08

等企業水 未開水 第次項の數3 OL (全 9 頁)

(71)出现人 000003067 特制平6-257243 (21)出願著号 ティーディーケイ株式会社 東京都中央区日本植1丁目15番1号 平成8年(1994)10月31日 (22) 出廣日 (71)出版人 000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷998書地 (72)発明者 黃山 一部 神奈川県厚木市長谷398番雉 株式会社平 導体工术ルギー研究所内 (72)発明者 常井 三千男 東京都中央区日本橋一丁目19番1号 ティ ーディーケイ株式会社内 (74)代理人 弁理士 平岡 第一 (91.2名)


(54) 【発明の名称】 エレクトロルミネセンス表示装置

(57)【憂約】

【目的】 1 面素中の複数のドライブ神原トランジスタを面像データ信号-VLでオン、オフさせ、選択スイッチ等のノイズの影響を受けにくくすることを目的とする。

【構成】 1 面末中にエレクトロルミネセンス素子E L nmと、該エレクトロルミネセンス素子E L nmを駆動する複数のドライブ確談トランジスクM1~M3とを設け、この複数のドライブ確謀トランジスクM1~M3を選択することにより階調表示を行う。

本を明の第1支施例の説明図



特別平8-129359

(2)

【特許請求の範囲】

【請求項1】 1面素毎にエレクトロルミネセンス業子

該エレクトロルミネセンス處子を駆動する複数のドライ プ奪膜トランジスタとを設け、

前記複数のドライブ等膜トランジスタを選択することに より階調表示を行うことを特徴としたエレクトロルミネ センス表示装置。

【詩求項2】 前記複数のドライブ薄膜トランジスタ は、それぞれ相互コンダクタンスが異なるもので構成さ 10 れていることを特徴とした請求項1記載のエレクトロル ミネセンス表示装置。

【請求項3】 前記複数のドライブ薄膜トランジスタの 駆動電圧の保持にラッチ回路を設けることを特徴とした 請求項1又は2記載のエレクトロルミネセンス表示装 冠_

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(以 下、TFTという)を用いてエレクトロルミネセンス (以下、Eしという) 数子を駆動するEし表示装置に関 する.

[0002]

【従来の技術】図4~図6は従来例を示した図である。 以下、図面に基づいて従来例を説明する。・

【0003】図4(x)は、パネルブロッグ図であり、 ディスプレイ (表示) パネル10には、ディスプレイ面 面11、X軸のシフトレジスタ12、Y軸のシフトレジ スタ13が設けてある。

拾されており、また又軸のシフトレジスタ12には、シ フトレジスタ電源の供給とX軸同期信号の入力が行われ る。さらにY軸のシフトレジスタ13には、シフトレジ スタ電源の供給とY軸同期信号の入力が行われる。ま た、X軸のシフトレジスタ12の出力部に面像データ信 母の出力が設けてある。

【0005】図4 (b) は、図4 (a) のA部の拡大説 明図であり、ディスプレイ画面11の1画案(点線の四 角で示す)に対して、トランジスタが2個、コンデンサ が1個、EL来子が1個より構成されている。

【0006】この1箇楽の発光動作は、例えば、Y軸の シフトレジスタ13で選択信号y1の出力があり、また X輪のシフトレジスタ12で競択信号 x1の出力があっ た場合、トランジスタTy11とトランジスタTx1が オンとなる。

【0007】このため、画像データ信号-VLは、ドラ イブトランジスタM11のゲートに入力される。これに より、このゲート電圧に応じた電波がEL電源からドラ イプトランジスタM11のドレイン、ソース間に流れ、 EL素子EL11が発光する。

【0008】次のタイミングでは、X軸のシフトレジス タ12は、選択信号×1の出力をオプとし、選択信号× 2を出力することになるが、ドライブトランジスタM1 1のゲート電圧は、コンデンサ c 11で保持されるた め、次にこの函索が選択されるまでEL案子EL11の 前記発光は、持続することになる。

【0009】図5は、従来例のX軸シフトレジスタの説 射図である。図5において、ナンド回路21と22は紋 形型形回路であり、逆位相のクロックーCLと低レベル (「し」) のスタートパルスーSPが入力される。ま た、クロックドインパータ26~82とインパータ33 ~37はシフトレジスタである。 さらに、インパータ3 8~43とナンド回路23~25は、瀬択信号x1~x 3を出力する論理回路である。

【0010】クロックCLと逆位相クロックーCLは、 一方が高レベル(「H」)の時他方が低レベル

(「L」) になる。 クロックドインパータは、クロック CL入力が「L」で逆位相クロックーCL入力が「H」 のときアクティブ状態となり、インパータとして動作 し、また逆に、クロックCL入力が「H」で逆位相クロ ックーCL入力が「L」のときハイインピーダンス状態 となるものである。

【0011】例えば、クロックドインバータ26とクロ ックドインペータ29とは、クロックCL入力と逆位相 クロック入力-CLとが逆に接続されている。 このた め、クロックドインパータ26がアクティブ状態の時、 クロックドインパータ29はハイインピーダンス状態と なる.

【0012】図6は、従来例の彼形説明図であり、以 【0004】ディスプレイ面面11には、EL電波が供 30 下、図5のX軸のシフトレジスタの動作を図6の各点の 彼形に基づいて説明する。

(1) 被形整形回路の出力であるA点の電位は、スター トパルスーSP (「L」) がない時「H」である。この 時、「L」のスタートパルスーSPが入力されると、A 点は「L」となる(図6、A参照)。

【0013】 (2) B点は、A点が「L」になる時、ク ロックドインパータ26はアクティブ状態となるので、 「H」となり、次にクロックドインバータ26がハイイ ンピーダンス状態となる時、クロックドインパータ29 40 がアクティブ状態となるので、前記B点の「H」がクロ ックドインパータ29のアクティブ期間だけ保持される (図6、B参照)。

【0014】 (3) C点は、インパータ33によりB点 と逆位相の彼形となる(図6、C参照)。

(4) D点は、クロックドインパータ29と同時にアク ティブ状態となるクロックドインバータ27と、インパ ータ34とクロックドインバータ30による保特回路に よりB点より半クロックサイクル遅れた波形となる。

【0015】 (5) E点は、インパータ34によりD点

50 と逆位相の放形となり、C点の波形より半クロックサイ

特開平8-129359

(3)

クル遅れた波形となる(図6、E参照)。

(6) F点は、クロックドインパータ30と同時にアク ティブ状態となるクロックドインパータ28と、インパ ータ35とクロックドインバータ31による保持回路に よりD点より半クロックサイクル遅れた波形となる。 【0016】 (7) G点は、インパータ35によりF点 と逆位相の波形となり、E点の波形より半クロックサイ クル遅れた紋形となる(図 6、G参照)。

(8) H点は、インパータ38によりC点の反転信号と なる(図6、H参照)。 I 点は、インパータ39により 10 E点の反転信号となる(図 6、 1 参照)。また、 J 点 は、インパータ40によりG点の反転信号となる(図 6、」参照)。

【0017】 (9) K点は、ナンド回路23の出力であ り、ナンド回路28の2つの入力にはH点とE点の信号 が入力される。L点は、ナンド回路24の出力であり、 ナンド回路24の2つの入力には1点とG点の信号が入 力される。また、M点は、ナンド回路25の出力であ り、ナンド回路25の2つの入力にはJ点とインパータ (図示せず) からの信号が入力される。

【0018】 (10) 選択信号×1は、インパータ41 によりK点の反転信号となり(図6、x1参照)、この 選択信号×1は、Nチャネルの電界効果トランジスタT x1のゲートに入力される。このため、選択信号x1が 「H」となるとトランジスタT×1がオンとなり、その ドレイン、ソース田が導通する。

【0019】(11)強択信号x2は、インバータ42 によりL点の反転信号となり(図6、x2参照)、この 選択信号×2は、Nチャネルの電界効果トランジスタT 「H」となるとトランジスタT×2がオンとなる。

【0020】 (12) 選択信号x3は、インバータ43 によりM点の反転信号となり(図6、x3参照)、この 選択信号×3は、Nチャネルの電外効果トランジスタT x3のゲートに入力される。このため、選択信号x3が 「H」となるとトランジスタTx3がオンとなる。

【0021】このようにして、強択信号×1、×2、× 3、・・・と順に、半クロックサイクルシフトとした信 号が得られる。

[0022]

【発明が解決しようとする課題】上記のような従来のも のにおいては、次のような課題があった。ドライブTF TM11、M21、M12、M22の撃動電圧(画像デ ータ信号ーVL)は、アナログ信号で伝達され、容益 (コンデンサC11、C21、C12、C22) に蓄積 されるため、選択スイッチであるトランジスタTx1、 Tx2.Ty11、Ty21、Ty12、Ty22等の ノイズの影響を受け、高解像度、高階調を目指したとき 限界があった。

【0023】また、ドライブTFTの駆動配圧は、その 50 8階調の表示を行うことができる。

トランジスタの近傍に設けられた容量に普積するため、 選択スイッチのオフ電流及びドライブTFTのゲート、 リーク電流によって時間と共にその信号が失われ、高解 像度、高階調を目指したとき、限界があった。

[0024] 本発明は、1 両粛中に複数のドライブTF Tを設け、デジタル信号でこれをオン、オフさせ、その オン、オフドライブTFTの組み合わせにより、EL索 子の階調表示を行い、選択スイッチ等のノイズの影響を 受けにくくすること、また、ラッチ回路により、オフ電 流、ゲート、リーク電流等の影響を受けないようにする ことを目的とする。

[0025]

【課題を解決するための手段】本発明は、上記の課題を 解決するため次のように構成した。 図1 吐本発明の第1 寒施例の説明図であり、1画案中のEL楽子ELnmの 罷動回路を示す。図1社、EL電源1と、EL電源1に 接続された複数のドライブ等導トランジスタ(TFT) M1、M2、M3と、これちのドライブTFTM1~M 3によ駆動されるEL素子ELnmと、ドライプTFT M1~M3のゲートに「H」又は「L」の面像データ信 号−VLを与える選択スイッチであるトランジスタM4 ~M8と、強択スイッチのトランジスタM4~M6を選 択する選択信号ymとトランジスタM1~M9を強択す る選択信号Xn1~Xn8と、ドライブTFTM1~M 3を駆動するゲート健圧を蓄積するコンデンサC1~C 8を育える。

[0026] ** t. F747TFTM1. M2. M30 相互コンダクタンス(gm)をそれぞれ異なるもので精 成する。さらに、図3の第2実施例の説明図のように、 x 2 のゲートに入力される。このため、選択信号 x 2 が 30 ドライプTFTの駆動電圧の保持に、クロックドインパ ータとインパータのラッチ回路を設ける。

[0027]

【作用】上記構成に基づく本発明の作用を説明する。図 1において、Y軸のシフトレジスタからの意状信号ソエ によりトランジスタM4~M6が選択された時、X軸の シフトレジスタは選択信号Xn1からXn2、Xn3の 順にシフト (走査) 信号を出力する。そして、この選択 信号X n 1 ~X n 3 のシフトに関期して、デジタルの 「H」又は「L」の画像データ信号ーVLを供給する。

【0028】これにより、コンデンサC1~C3には 「H」又は「L」の面像データ信号-VLの駆動管圧が 保持され、「L」となったドライプTFTがオンとな り、そのドライプTPTを通してEL電源1がEL菓子 Elnmに供給される。ドライブTFTM1~M3のす べてがオンの時、EL素子ELnmが最大輝度で発光す

【0029】 また、ドライブTFTM1、M2、M3の 相互コンダクタンスの比を例えば 2^0 、 2^1 、 2^2 にす ることにより、ドライプTfTM1~M8の選択により

特朗平8-129359

(4)

【0080】さらに、図3において、ドライブTFTM 1~M3の駆動電圧の保持にラッチ回路を設けることにより、選択スイッチのオフ電流、ドライブTFTM1~M3のゲート、リーク電流の影響を受けなくすることができる。

【0031】このように、複数のドライプTFTM1~M3のオン、オフの組み合わせにより階級表示を行い、また、このドライブTFTの駆動電圧はオン、オフのデジタル信号なので、選択スイッチ等のノイズの影響を受けることが少なくなる。

[0032]

【実施例】

(第1実施例の説明) 図1、図2は第1実施例の説明図である。図1は、図4の従来例の1面素に相当する、E し素子ELnmの駆動回路を示す。図1において、EL 電節1に接続された3個のPチャネルのドライブTFT M1、M2、M3と、これちのドライブTFTM1〜M 3により駆動される有機EL素子ELnmが設けてある。

【0033】また、これらのドライブTFTM1~M3 のゲートには、選択信号ym、Xn1~Xn3により選 択スイッチであるNチャネルの電界効果トランジスタ

(TPT) M4~M5、M7~M8を選択して「H」又は「L」のデジタル面像データ信号-VLが供給される。そして、この面像データ信号-VLは、コンデンサC1、C2、C3により保持される。

【0034】さらに、これらのドライブTFTM1、M2、M3の相互コンダクタンスの比は、それぞれ2⁰、2¹、2²となるように、ゲート(チャネル)の長さ又は幅を変化させてある。これにより、ドライブTFTM301のオン電流を1とすると、ドライブTFTM2のオン電流は2、ドライブTFTM3のオン電流は4となる。【0036】図2は、第1実施例における被形説明図である。以下、図2に基づいて、図1の回路の動作を説明する。X軸のシフトレジスタによりクロックCLの3倍の選択信号(シフトパルス)Xn1、Xn2、Xn3・・・を発生させる(図2、Xn1、Xn2、Xn3・・・を発生させる(図2、Xn1、Xn2、Xn3・・・に同期した「H」又は「L」のデジタル信号が出力される(図2、一VL参知)。なお、図2のx1、X2は従来例のX軸シフトレ

ジスタの選択信号を示す。
【0036】(1) 今、Y軸のシフトレジスタの選択信号ymが「H」の時、まず、選択信号×n1が「H」になると、トランジスタM4とトランジスタM7がオンとなる。このため、この時の画像データ信号-VLの「L」がドライブTFTM1のゲートに与えられ、このドライブTFTM1がオンとなる。この「L」のゲート電圧は、コンデンサC1により保持される。

ると、トランジスタMBとトランジスタMBがオンとなる。このため、この時の面像ゲータ信号・VLの「L」がドライプTFTM2のゲートに与えられ、ドライプTFTM2はオフとなる。この「H」のゲート電圧はコンデンサC2により保持される。

【0038】 (3) 次に、選択信号XnSが「H」になると、トランジスタM6とトランジスタM9がオンとなる。このため、この時の画像データ信号-VLの「L」がドライブTFTM3のゲートに与えられ、ドライブT10 FTM3はオンとなる。この「L」のゲート電圧は、コンデンサC3により保持される。

【0039】この図2の例の面像データ信号-VLの場合、ドライブTFTM1とM3がオンとなりドライブTFTM2がオフとなる。これにより、EL素子ELnmには、EL電源1より、ドライブTFTM1の電流を1とした時の5倍の電流が被れることになる。

【0040】このように、1面索中にgmの異なる8個のドライブTFTを設けこれをオン、オフさせる組み合わせによって、EL素子に流れる電流を制御し、8階調20 表示を行うことができる。

【0041】 「第2実施例の設明」図3は、第2実施例の説明図である。図3は、1面素に相当するEL親子ELnmの起動回路を示す。図3の例は、ドライブでTFTM1~M3の駆動衛圧を保持するのに図1のコンデンサC1~C3のかわりにクロックドインパータ2~4とインパータ5~7のラッチ回路を設けたものである。この場合、インパータ6~7を設けたため、図1とは反転したデジタルの画像データ信号VLを供給することになる。

80 【0042】また、クロックドインパータ2~4の参照 (レファレンス) 電圧 refn1~refn3として、それぞれ選択信号Xn1~Xn3の反転信号が与えられる。このため、トランジスタM7~M9がオンのとき、それぞれ対応するクロックドインパータ2~4がハイインピーダンス状態となり、トランジスタM7~M9がオフのとき、それぞれ対応するクロックドインバータ2~4がインパータとして動作するアクティブ状態となる。 【0043】その他のドライブTFTM1~M3、選択スイッチであるトランジスタM4~M9等は図1と同じものである。図3の回路の動作を説明する。

【0044】(1) 今、Y軸のシフトレジスタの選択信号ymが「H」の時、まず、選択信号Xn1が「H」となると、トランジスタM4とトランジスタM7がオンとなる。このため、この時のデジタルの面像データ信号 Y Lがインパータ 5 を介してドライブTFTM1のグートに与えられる。この時のゲート電圧は、トランジスタM7がオフとなった時、クロックドインパータ 2 とインパータ 5 のラッチ回路により保付される。

EEEは、コンデンサC1により保持される。 【0045】(2)次に、選択信号Xn2が「H」とな 【0037】(2)次に、選択信号Xn2が「H」にな 50 ると、トランジスタM5とトランジスタM8がオンとな

特勝平8-129359

R:202

(6)

る。このため、この時のデジタル面像データVLがイン パータ 6 を介して ドライブTFTM 2 のゲートに与えち れる。この時のゲート電圧は、トランジスタM8がオフ となった時に、クロックドインパータ3とインバータ6 のラッチ回路により保持される。

【0046】 (3) 次に、選択信号Xn3が「H」とな ると、トランジスタM6とトランジスタM9がオンとな る。このため、この時のデジタル価値データVLがイン パータ 7を介してドライブTFTM3のゲートに与えら となった時に、クロックドインバーダ4とインバーダ7 のラッチ回路により保持される。

【0047】このように、1町森中のgmの異なるドラ イプTFTM1~M3の組み合わせによって、EL素子 に流れる電流を制御し、ラッチ回路により選択スイッチ のオフ電流やドライブTFTのゲート、リーク電流の影 優等を受けなくすることができる。

【0048】なお、前記実施例では、1面末中にドライ プTFTを3個設けた場合の説明をしたが、これに限ら ず2個又は4個以上とすることもできる。 また、ラッチ **闽路として、フリップフロップ等の他の回路を用いるこ** ともできる。更に、ドライブTFT又は選択スイッチで あるトランジスタは、異なるチャネルのものを使用する こともできる。

[0049]

【発明の効果】以上のように本発明によれば次のような 効果がある。

(1) 請求項1記載の発明によれば、1面豪中の複数の

ドライブTFTのオン、オフの組み合わせを選択するこ とによって、EL素子に流れる電流を制御して階間表示 を行っており、このドライブTFTの敵動電圧は、オ ン、オフのデジタル信号なので選択スイッチ等のノイズ の影響を受けにくくなる。

[0050] (2) 請求項2記載の発明によれば、1面 康中に g 112の異なる複数のドライプTFTを設けたの で、商階調の表示を行うことができる。

(3) 請求項3記載の発明によれば、ドライブTFTの れる。この時のゲート電圧は、トランジスタM9がオフ 10 駆動信号をラッチ回路により保持したので、強択スイッ チのオフ電流、ドライブTFTのゲート、リーク電流等 の影響を受けなくすることができる。

【図面の簡単な説明】

【図1】本発明の第1実施例の説明図である。

【図2】第1実施例における波形説明図である。

【図3】第2実施例の説明図である。

【図4】従来例の説明図である。

【図5】従来例のX輪シフトレジスタの設明図である。

【図6】従来例の波形説明図である。

【符号の説明】

1 EL電源

C1~C3 コンデンサ

ELnm EL素子

M1~M3、ドライブTFT

M4~M9 トランジスタ (選択スイッチ)

ym 遊択信号


Xn1~Xn3 選択信号

ーマル 面像ゲータ信号

(6)


特開平8-129359

[图1] 本経明の第1実施例の説明図




第1実施例における波形説明 図

图2]



[図3] 第2 実施例の説明図




始期平8-129359

(7)


[图4]

従来例の 説明 図

(a) パネルプロツク図



(b) A部の拡大図




BEST AVAILABLE COPY

特限平8-129359

(8)

(図6) 従来例のX軸シフトレジスタの 説明図



BEST AVAILABLE COPY

特願平8-129359

(9)

[図6]

従来例の波形説明団

